Akcelerace OVS s využitím akcelerační karty s FPGA

Akcelerace OVS s využitím akcelerační karty s FPGA

Autor práce

Matej Vido
Vysoké učení technické v Brně, Fakulta informačních technologií

Vedoucí práce

Ing. Jan Kořenek, Ph.D.

O projektu

Ročník

2018

Sdílet tuto práci